



Memórias

UDEIS

Generalidades

- São dispositivos que, em sistemas digitais, servem para armazenar dados (numéricos, alfanuméricos, gráficos, etc.), previamente representados num determinado código.
- A mais pequena unidade de informação que é possível armazenar é um bit (Ex: através de Flip-Flops).
- Estão divididas num grande número de células de memória. Cada célula tem um endereço que a identifica univocamente.

Generalidades

- Principais características
 - Capacidade
 - Rapidez de acesso à informação armazenada (velocidade de acesso e taxa de transferência).
- Capacidade
 - Número máximo de bits de informação que pode ser armazenado numa memória.
 - Expressa no número de bytes que consegue armazenar, utilizando para isso as seguintes unidades.

Generalidades

Unidade	Símbolo	Nº de bytes
KiloByte	KB	$2^{10}=1.024$
MegaByte	MB	$2^{20}=1.048.576$
GigaByte	GB	$2^{30}=1.073.741.824$
TeraByte	TB	$2^{40}=1.099.511.627.776$

Generalidades

- Tipos (função)
 - Apenas de leitura
 - Leitura e escrita
- O processo de entrada de informação nas localizações (endereços) de memória é conhecido como operação de escrita.
- O acesso de informação a localizações (endereços) de memória é conhecido como operação de leitura.

Generalidades

- Tipos (relativamente à manutenção dos dados após suspensão do fornecimento de energia):
 - Voláteis
 - Perdem os valores guardados se não forem alimentadas electricamente de forma contínua.
 - Exemplo: RAM's.
 - Não voláteis
 - Conservam os dados mesmo quando a corrente eléctrica deixa de alimentar o sistema.
 - Exemplo: ROM's.

Memórias Primárias (Memória Principal)

RAM

- Tecnologias

Memory technology	Typical access time	\$ per GiB in 2012
SRAM semiconductor memory	0.5–2.5 ns	\$500–\$1000
DRAM semiconductor memory	50–70 ns	\$10–\$20
Flash semiconductor memory	5,000–50,000 ns	\$0.75–\$1.00
Magnetic disk	5,000,000–20,000,000 ns	\$0.05–\$0.10

RAM - Evolução

Year introduced	Chip size	\$ per GiB	Total access time to a new row/column	Average column access time to existing row
1980	64 Kibibit	\$1,500,000	250 ns	150 ns
1983	256 Kibibit	\$500,000	185 ns	100 ns
1985	1 Mebibit	\$200,000	135 ns	40 ns
1989	4 Mebibit	\$50,000	110 ns	40 ns
1992	16 Mebibit	\$15,000	90 ns	30 ns
1996	64 Mebibit	\$10,000	60 ns	12 ns
1998	128 Mebibit	\$4,000	60 ns	10 ns
2000	256 Mebibit	\$1,000	55 ns	7 ns
2004	512 Mebibit	\$250	50 ns	5 ns
2007	1 Gibibit	\$50	45 ns	1.25 ns
2010	2 Gibibit	\$30	40 ns	1 ns
2012	4 Gibibit	\$1	35 ns	0.8 ns


FIGURE 5.5 DRAM size increased by multiples of four approximately once every three years until 1996, and thereafter considerably slower. The improvements in access time have been slower but continuous, and cost roughly tracks density improvements, although cost is often affected by other issues, such as availability and demand. The cost per gibibyte is not adjusted for inflation.

Memória Principal


- RAM - Random Access Memory (Memória de Acesso Aleatório ou Randômico)
 - É usada para o armazenamento temporário de dados ou instruções
- ROM - Read Only Memory (Memória só de Leitura)
 - É usada para armazenar instruções e/ou dados permanentes. A informação geralmente é colocada no chip de armazenamento quando ele é fabricado e o conteúdo da ROM.

Boot


Disk Boot




BOOT



Organização da memória



Interface Processador-Memória



ROM



- Memória apenas de leitura.
- Memória não volátil.
- A informação aí existente é definida aquando do fabrico, pelo que é utilizada apenas em situações para que foi construída.
 - Por exemplo, nos PCs, contém um programa, para a execução de uma tarefa previamente definida, o programa de arranque do próprio sistema.

ROM - Tecnologia

- Estrutura de uma ROM de 2 bits
 - As ROMs, cujo conteúdo é fixo, poderão ser constituídas por elementos puramente combinacionais, uma vez alimentados com determinados códigos.
- Legenda
 - A: Linha de endereço
 - D_1D_0 : Dados (2 bits)




Fig. 1.18 — Circuito Básico de Leitura de uma ROM de 2 bits.

ROM - Tecnologia

- Estrutura de uma ROM de n bits

Legenda

- $A_{n-1} \dots A_1 A_0$: Linhas de endereço
- $D_{n-1} \dots D_1 D_0$: Linhas de dados





Fig. 1.19 — Circuito de Leitura duma ROM de n bits.

ROM - Tecnologia

- Memória ROM - Arquitectura Bidimensional

$A_3A_2A_1A_0$: Linhas de endereço

$D_{15} \dots D_1D_0$: Dados (16 bits)



ROM - Tecnologia

- Memória ROM - Arquitetura Bidimensional

Endereço				Saída
A3	A2	A1	A0	S
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7
1	0	0	0	D8
1	0	0	1	D9
1	0	1	0	D10
1	0	1	1	D11
1	1	0	0	D12
1	1	0	1	D13
1	1	1	0	D14
1	1	1	1	D15

ROM - Tecnologia

- Memória ROM - Arquitectura Bidimensional
 - A malha de selecção do endereço funciona da seguinte forma, perante um endereço de n bits o decodificador seleccionará uma das saídas que corresponde à localização (bit) da ROM pretendida.
 - Uma malha de selecção típica tem uma arquitectura bidimensional.

ROM - Tecnologia

- Memórias ROM de N elementos de M bits




Fig. 1.21 — ROM N x M.

- O número n de bits de endereço está relacionado com o número N de palavras pela fórmula $N=2^n$.
- O número de bits por palavra é dado por M.
- A capacidade total desta memória é dada por N x M.

ROM - Tecnologia

- A construção da memória, uma vez que esta se destina apenas a ser lida, poderá ser efectuada com dispositivos electrónicos como Díodos ou Transístores.
 - Os díodos só conduzem corrente eléctrica desde que a tensão num terminal (Ânodo) seja positiva em relação à do outro terminal (Cátodo).




Fig. 1.22 — Díodo.

ROM - Tecnologia

- NOTA
 - Nas ROMs a existência ou ausência de díodos estabelece os bits que as diferentes palavras de memória devem conter.
 - Nas PROMs em cada ligação entre as linhas de endereço e as linhas de dados é intercalado, com o díodo ou o transístor, um fusível, que pode ser derretido, abrindo a respectiva ligação.
 - Nas EPROMs, utilizam-se em vez de díodos, transístores MOS que, consoante a carga eléctrica existente nas suas entradas, podem conduzir ou não.

ROM - Tecnologia

- Exemplo1

Endereço				Saída			
LOC	A2	A1	A0	D0	D1	D2	D3
L0	0	0	0	0	0	1	0
L1	0	0	1	0	0	1	1
L2	0	1	0	0	1	0	0
L3	0	1	1	0	1	0	1
L4	1	0	0	0	1	1	0
L5	1	0	1	0	1	1	1
L6	1	1	0	1	0	0	0
L7	1	1	1	1	0	0	1

ROM - Tecnologia

- Exemplo1
 - Circuito da ROM que satisfaz a tabela anterior




Fig. 1.23 — ROM 8 × 4, construída com Diodos.

PROM


- Pode ser programável, permitindo a escrita de informação através de dispositivos apropriados.
 - A gravação é feita internamente, mediante o rompimento de fusíveis, que são “queimados” de forma a produzir a gravação dos sinais digitais.
 - Os dados gravados não podem ser apagados.
- Comporta-se como ROM



EPROM



- Memória de leitura.
- Pode ser programável, através de equipamento adequado.
- Pode ser apagada através de raios ultravioleta.
 - Faz-se incidir a radiação ultravioleta durante alguns segundos sobre uma janela de quartzo que o circuito integrado possuiu.
 - Em funcionamento normal esta janela deverá estar protegida para evitar o "apagamento" acidental provocado por radiações parasitas.



EEPROM



- Memória de leitura.
- Pode ser programável
- Pode ser apagada electronicamente.
 - Emite-se uma descarga de energia por uma das portas do circuito, que apaga a informação.
- Comporta-se como PROM depois de apagada.
- Tem múltiplas utilizações ao longo do seu ciclo de vida.
- Processos de apagar/programar facilmente automatizáveis.


EEPROM

- Normalmente o programador executa as duas funções (programar e apagar).
- Fisicamente distingue-se da anterior pela ausência da "janela".
- Dadas as suas características pode ser (re)programada no próprio circuito onde vai ser utilizada (ex: na *motherboard*).
- Na operação de (re)programação é utilizado, normalmente, um *software* dedicado, fornecido pelo fabricante da *motherboard*.


RAM

- Memória volátil.
- Memória de acesso aleatório.
- Pode ser lida e gravada pela CPU a qualquer instante.
 - A CPU usa a RAM para armazenar e executar programas vindos do disco, para ler e gravar os dados que estão a ser processados.


Memória - Leitura



Memória - Escrita



Flip-Flop RS Síncrono




S	R	Q_f
0	0	Q_a
0	1	0
1	0	1
1	1	X

X - indeterminado

SRAM - Tecnologia

- Estrutura de uma RAM Estática (SRAM)
 - O Flip-Flop é o elemento básico de uma SRAM.



SRAM - Tecnologia

- Operação de leitura
 - Address (A) = 1
 - Para possibilitar que o AND final apresente o valor à saída do Flip-Flop.
 - Read/Write (RW) = CK = 0
 - Para impedir a transição 0 -> 1 ou 1 -> 0, o que poderia conduzir à escrita no Flip-Flop e consequentemente à alteração do seu valor.
 - Informação (I) = Q (saída do Flip-Flop).

SRAM - Tecnologia

- Operação de escrita
 - Address (A) = 1
 - Read/Write (RW) = 1 (0 -> 1)
 - Se Data (D) = 0 então $S = 0$, $R = 1 \Rightarrow Q = 0$
 - Se Data (D) = 1 então $S = 1$, $R = 0 \Rightarrow Q = 1$

SRAM - Tecnologia

Tabela da Verdade do Elemento de Memória

Entradas			Elemento de Memória				Saída	
A	D	RW	S	R	Q	Q'	I	observações
0	0	0	0	0	*	*	0	O elemento de memória não foi endereçado.
0	0	1	0	0	*	*	0	
0	1	0	0	0	*	*	0	
0	1	1	0	0	*	*	0	
1	0	0	0	1	*	*	Q	leitura RW=0
1	0	1	0	1	0	1	0	escrita RW=1
1	1	0	1	0	*	*	Q	leitura RW=0
1	1	1	1	0	1	0	1	escrita RW=1

(*) — Nestas situações o estado do elemento de memória não é alterado, ou seja mantém-se o estado existente; nuns casos porque este elemento de memória não foi endereçado (A=0) e noutros casos porque, embora haja selecção de elemento de memória (A=1), não há ordem de escrita, isto é, não há clock para o flip-flop (RW=0).

SRAM - Tecnologia

- Memórias SRAM de N elementos de 1 bit
 - 1 Linha de endereço (*Address*) $\Rightarrow 2^1=2$ localizações ou endereços (armazena 2 bits de informação).
 - 2 Linhas de endereço (*Address*) $\Rightarrow 2^2= 4$ localizações ou endereços (armazena 4 bits de informação).
 - n Linhas de endereço (*Address*) $\Rightarrow N=2^n$ localizações (armazena N bits de informação). Com N (número de localizações ou endereços ou células de memória) e n (número de bits de endereço).

SRAM - Tecnologia

- Memória com 4 localizações




Fig. 1.7 — Memória SRAM constituída por quatro elementos.


Legenda

- A_1A_0 : Linhas de endereço (*Address*)
- D: Dado (1 bit)
- R/W: Linha de leitura/escrita

- A selecção de cada elemento é feita por uma malha de portas AND.

SRAM - Tecnologia

- Estrutura interna (SRAM)



SRAM - Tecnologia

- Memórias SRAM Uni e Bidimensionais
 - Existem essencialmente 2 arquitecturas para a malha de selecção:
 - Unidimensional ou linear (1 malha)
 - Bidimensional (2 malhas)

SRAM - Tecnologia

- Memória SRAM
 - Arquitetura Unidimensional

Legenda

- $A_3A_2A_1A_0$: Linhas de endereço (*Address*)
- D: Dado (1 bit)
- R/W: Linha de leitura/escrita




Fig. 1.8. — Memória SRAM, constituída por 16 elementos, unidimensional.

SRAM - Tecnologia

- Memória SRAM -
Arquitectura
Bidimensional

Legenda

- ABCD: Linhas de endereço
(*Address*)
- D: Dado (1 bit)
- R/W: Linha de leitura/escrita




Fig. 1.9. — Memória SRAM, constituída por 16 elementos, bidimensional.

SRAM - Tecnologia


- O número de AND's necessários para a memória bidimensional é inferior aos necessários para a memória unidimensional.
- Todavia, surge a necessidade de inserção de alguns elementos lógicos (de custo inferior) na malha para permitir os acessos aos elementos de memória.

SRAM - Tecnologia

- Memórias SRAM de N elementos de M bits
 - Ex.: Supondo a existência de 8 endereços (também designados células ou localizações) de memória e que se pretendem armazenar 4 bits
 - 4 RAM's 8x1 - cada uma armazena 1 bit dos 4 a armazenar no flip-flop Y
 - $Y = n^{\circ}$ decimal correspondente ao n° binário representado no Endereço.

SRAM - Tecnologia

- Memórias SRAM de 8 elementos de 4 bits




Legenda

- $A_2A_1A_0$: Linhas de endereço (*Address*)
- $D_3D_2D_1D_0$: Dados (4 bits)
- R/W: Linha de leitura/escrita

SRAM - Tecnologia

- Memória de 8 localizações de 1 byte cada



Legenda

- $A_2A_1A_0$: Linhas de endereço (*Address*)
- $D_7D_6D_5D_4D_3D_2D_1D_0$: Dados (8 bits)
- R/W: Linha de leitura/escrita

SRAM - Tecnologia

- Representação simbólica de um circuito integrado de memória RAM




Fig. 1.12 — Representação simbólica duma memória RAM de capacidade $N \times M$.

SRAM - Tecnologia

- O número n de linhas de endereço, está relacionado com o número N de endereços (também designados de células, localizações ou palavras) constituintes desta memória pela fórmula $N=2^n$.
- O tamanho M das palavras é dado pelo número m de bits de entrada.
- A capacidade total desta memória é então $N \times M$.

SRAM - Tecnologia

- Ligação de Memórias em Paralelo
 - Usa-se a entrada CS (*Chip Selection*) para seleccionar uma de entre n memórias associadas em paralelo para formar uma com maior capacidade.
 - Objectivo:
 - aumentar o número de palavras (localizações ou células) da memória, mantendo o nº de bits em cada uma delas;
 - aumentar o comprimento (nº de bits) das palavras da memória, mantendo o nº de palavras;
 - aumentar simultaneamente o número de palavras e o comprimento das palavras da memória.

SRAM - Tecnologia

• Exemplo1

- $A_3A_2A_1A_0$: Linhas de endereço (*Address*)
- R/W: Linha de leitura/escrita
- $D_7D_6D_5D_4 D_3D_2D_1D_0$: Dados (entrada)
- $S_7S_6S_5S_4 S_3S_2S_1S_0$: Dados (saída)




Fig. 1.13 — Ligação em paralelo de dois chips de 16x4 para formar uma memória de 16x8.

SRAM - Tecnologia

- Exemplo1

- Mantendo o mesmo número de localizações ou palavras, duplica-se o número de bits por palavra, ou seja, o seu comprimento.
 - O CS activa as 2 memórias simultaneamente.
 - As Saídas e os Dados não são comuns.

SRAM - Tecnologia

- Exemplo2

$A_3A_2A_1A_0$: Linhas de endereço (*Address*)

R/W: Linha de leitura/escrita

$D_3D_2D_1D_0$: Dados (entrada)

$S_3S_2S_1S_0$: Dados (saída)




Fig. 1.14 — Ligação em paralelo de dois chips 16x4 para formar uma memória 32x4.

SRAM - Tecnologia

- Exemplo2

- Mantendo o comprimento das palavras, aumenta-se o seu número.
 - O CS activa 1 memória de cada vez.
 - As Saídas e os Dados são comuns (barramento comum: multiplexagem).

DRAM - Tecnologia

- Estrutura de uma RAM Dinâmica (DRAM)
 - O condensador é o elemento básico de uma DRAM






Fig. 1.15 — Elemento Básico RAM Dinâmico, com Amplificador para Refresco.

O Transístor MOS

MOS = Metal - Óxido de Silício - Semicondutor



O Transistor MOS



O Transistor MOS


Níveis Lógicos - Níveis de Tensão

Nível Lógico	Nível de Tensão	Símbolos
0	0 Volts (terra, massa ,VSS, GND)	 
1	3.3 (ou 1.1) Volts (Vdd, Vcc)	  


O Transistor MOS

Funcionamento Simplificado: chave electrónica

O Transístor PMOS




O Transístor NMOS



Célula de Memória DRAM

A Célula de memória DRAM tem apenas um transístor de forma a otimizar os espaço.


Este elemento de memória não apresenta a estabilidade de memória estática, dado que a informação é agora armazenada apenas num condensador C_s , (storage capacitor).



Processo de escrita na memória DRAM


Processo de escrita de um "1":

- Coloca-se o dado "1" no "bit line".
- É activada a linha WL (word line) e o condensador C_s fica carregado.
- Enquanto a linha WL estiver inactiva, o condensador C_s guarda o valor "1"



Processo de Leitura na memória DRAM

O processo de leitura é um processo destrutivo da Informação guardada. Por isso a informação é reescrita após cada leitura



Caso de estar guardado o valor "1":

- A "bit line" é colocada a uma tensão V_p (Normalmente $V_{DD}/2$).
- WL é activada ligando BL ao condensador CS carregado o condensador CBL.
- As cargas são partilhadas entre os dois condensadores e o resultado é um ligeiro incremento da tensão V_p no valor de ΔV , ($V_p + \Delta V$) devido à injeccção de algumas cargas guardadas em memória.

Caso de estar guardado o valor "0":

- A "bit line" é colocada a uma tensão V_p (Normalmente $V_{DD}/2$).
- WL é activada ligando BL ao condensador CS carregado o condensador CBL.
- As cargas são partilhadas entre os dois condensadores e o resultado é um ligeiro decremento da tensão V_p no valor de ΔV , ($V_p - \Delta V$) devido à injeccção de algumas cargas guardadas em memória.

DRAM - Tecnologia

- Condensadores
 - Quando carregados armazenam “1”.
 - Quando descarregados armazenam “0”.
- A carga dos condensadores faz-se, em geral, através de transístores MOS. Esta carga vai-se perdendo ao longo do tempo, devido a fugas. Esta situação implica que a informação armazenada seja constantemente refrescada.
 - É o refrescamento periódico que justifica o nome de Memórias Dinâmicas. Nas modernas DRAM, cada célula de memória deve ser restaurada tipicamente a cada 2, 4 ou 8ms.

DRAM - Tecnologia


- No que diz respeito ao ‘timing’, os ciclos de refrescamento podem classificar-se em:
 - Refrescamento por “burst”;
 - Refrescamento distribuído
 - Refrescamento transparente

DRAM - refrescamento “burst”

- No refrescamento por “burst” o refrescamento de todas as linhas é efectuado sequencialmente e de uma só vez, ao fim de cada 2 ms de intervalo. Este método tem o inconveniente de não ser possível efectuar ciclos de leitura ou escrita da memória durante o período, relativamente longo, do “burst” de refrescamento. Por exemplo, no caso de memória com refrescamento por 128 linhas, a operação de refrescamento tomaria mais de 40 μ s cada 2 ms. Esta temporização coloca limitações importantes no tempo de resposta a interrupções, o que a torna impraticável para muitas aplicações.


DRAM - refrescamento “burst”

- No refrescamento por “burst” o refrescamento de todas as linhas é efectuado sequencialmente e de uma só vez, ao fim de cada 2 ms de intervalo. Este método tem o inconveniente de não ser possível efectuar ciclos de leitura ou escrita da memória durante o período, relativamente longo, do “burst” de refrescamento. Esta temporização coloca limitações importantes no tempo de resposta a interrupções, o que a torna impraticável para muitas aplicações.



DRAM - refrescamento distribuído


- A técnica de refrescamento distribuído baseia-se no facto de não ser importante o modo como se distribui o refrescamento das diversas linhas dentro do período de refrescamento, desde que se assegure que cada linha é refrescada com a periodicidade exigida. Este processo permite garantir a satisfação das exigências da memória ao mesmo tempo que não afecta seriamente a leitura ou a escrita na memória.



DRAM - refrescamento transparente

- O refrescamento transparente aproveita o facto de muitos processadores esperarem um determinado tempo depois de extraírem uma instrução e enquanto procedem à sua decodificação. Este tempo pode ser suficiente para efectuar um refrescamento. Se o estado do CPU pode ser examinado para determinar o ciclo de extracção de uma instrução, o refrescamento pode ser efectuado imediatamente após esse ciclo. Deste modo os refrescamentos não interferem com os ciclos de leitura e escrita, e são “transparentes” para o processador.

DRAM - refreshamento transparente



DRAM - Tecnologia

- Memória DRAM - Arquitetura Bidimensional




Fig. 1.16 — DRAM de 16 x 1 elementos.

- $A_3A_2A_1A_0$: Linhas de endereço (*Address*)
- W/E: Linha de leitura/escrita

DRAM - Tecnologia

- Pinos (ou terminais) numa DRAM

- $A_9A_8A_7A_6A_5A_4A_3A_2A_1A_0$:

Linhas de endereço

- W/E: Linha de leitura/escrita
 - RAS: *Row Address Strobe*
 - CAS: *Column Address Strobe*
 - D (*Dados*)





Fig. 1.17 — Memória DRAM de 1 Mbit, isto é, 1M x 1 bit.

DRAM - Tecnologia

- Para facilitar o acesso a dados, os módulos de memória são divididos em linhas e colunas.
- Para aceder uma determinada célula (seja para gravar ou ler dados), o controlador de memória primeiro gera o valor RAS (ou o número da linha da qual a célula faz parte), sendo gerado em seguida o valor CAS, que corresponde à coluna.



DRAM - Tecnologia

- Vantagens das DRAMs sobre as SRAMs
 - Custo por bit inferior.
 - Densidade de integração superior (a sua estrutura mais simples - condensadores - permite concentrar muito mais informação, no mesmo espaço).
 - Dissipação de calor mais eficiente.

DRAM - Tecnologia

- Desvantagens das DRAMs sobre as SRAMs
 - Tempos de acesso elevados (mais lentas).
 - Velocidade baixa, devido a necessidades constantes de refrescamento.
 - As DRAMs requerem uma interface mais complexa (mecanismo de refrescamento) do que as SRAMs.

DRAM - Tecnologia

- Para colmatar as desvantagens/vantagens de ambos os tipos de RAMs combina-se no mesmo PC memórias cache SRAM e memórias principais DRAM.
- Memória Cache
 - Memória muito rápida, desempenhando o papel de intermediária entre o processador e a memória RAM. É nesta memória que são armazenadas as instruções mais frequentemente utilizadas, evitando o recurso constante à memória interna.

DRAM - Tecnologia

- A memória SRAM é utilizada, em menores quantidades, como memória cache ligada directamente ao processador.
- A maioria dos acessos à memória central serão automaticamente satisfeitos, por esta memória, substancialmente mais rápida.
- Os acessos não satisfeitos obrigarão a transferir da memória central (DRAM) para a memória cache um bloco de dados, que se espera necessário num futuro muito próximo!

DRAM - Cache




Figure 13-13 Cache Placement between Main Memory and Processor



Figure 13-14 L1 and L2 Cache Placement




Figure 13-15 Split Cache Organization

DRAM - Divisão da Memória





Figure 13-17 Division of Memory into Blocks

Tecnologia

- Memórias regulares
 - Primeiro tipo de memória usada em PCs.
 - O acesso era feito enviando primeiro o endereço RAS (*Row Access Strobe*) e em seguida o endereço CAS (*Column Access Strobe*) para cada bit acedido.
 - Tempos de acesso: 150 ns, 120, 100 e 80 ns.
 - Frequência do bus: 4,7 a 40 MHz.
 - Bus de dados: 8 bits.
 - Encontradas apenas na forma de módulos DIP.
 - Usadas em PCs XT, 286 e em alguns dos primeiros 386.




Tecnologia

- **DRAM original -Memórias regulares**

Foi o primeiro tipo de memória usado em micros PC. Neste tipo antigo de memória, o acesso é feito enviando primeiro o endereço RAS e em seguida o endereço CAS, da forma mais simples possível. Este tipo de memória foi fabricado com o tempo de acesso a partir de 150 ns, mais do que suficientes para suportar o clock de 4,77 MHz do PC original. Foram desenvolvidas posteriormente versões de 80, 100 e 120 ns para serem utilizadas em micros 286 e 386.

Tecnologia

- DRAM original -Memórias regulares



Tecnologia

- FPM (*Fast Page Mode*)
 - Ano de 1987.
 - Tempos de acesso: 80, 70 e 60ns.
 - Frequência máxima do bus: 66 MHz.
 - Bus de dados: 8 ou 32 bits.
 - Encontradas na forma de módulos SIMM de 30 ou 72 contactos.
 - Usada desde os PC-XT até aos primeiros Pentium.
 - Modo rápido de acesso aos valores dentro da própria memória, normalmente do tipo DRAM.


Tecnologia

- **FPM DRAM - (Fast Page Mode)**

Ao ler um arquivo qualquer gravado na memória, os dados estão na maioria das vezes gravados sequencialmente. Não é preciso enviar o endereço RAS e CAS para cada memória a ser lida, mas simplesmente enviar o endereço RAS (linha) uma vez e em seguida enviar vários endereços CAS (coluna) (**bursting**). Devido ao novo método de acesso, as memórias FPM conseguem ser cerca de 30% mais rápidas que as DRAM originais e foram utilizadas em micros 386, 486 e nos primeiros micros Pentium, com tempos de acesso de 60, 70 e 80 ns.

Tecnologia

- FPM DRAM - (Fast Page Mode)



Tecnologia

- FPM (*Fast Page Mode*)
 - Os acessos são feitos começando com a activação de uma linha (RAS).
 - Posteriormente poderão ser indicados múltiplos endereços de coluna.
 - Para cada bit existente nessa linha apenas são necessárias activações sucessivas do CAS (o RAS mantém-se sempre válido).

Tecnologia

- FPM (*Fast Page Mode*)
 - Ao contrário das memórias regulares, não é necessário enviar para cada bit o seu endereço RAS e CAS.
 - Devido a esta funcionalidade, o acesso a um bit que está presente na linha activa é mais rápido do que a outro existente noutras linhas.
 - Pode-se dizer que o acesso não é verdadeiramente aleatório, uma vez que beneficia os acessos sequenciais.

FPM - Fast Page Mode

If the processor needs a block from memory, the first half of the address should be the same for all the items of the block. Because of this, the memory access process begins with the row address then uses only the column address for subsequent retrievals. This is called Fast Page Mode (FPM), the data of a single row being referred to as a page. The $\overline{RAS}$ line is held low as long as the row address is valid. Figure 12-13 presents an example of FPM for a memory block of size four.

Time →

Address:	Row addr	Col. addr. 0		Col. addr. 1		Col. addr. 2		Col. addr. 3	
Data:	No data	No data	Data word 0	No data	Data word 1	No data	Data word 2	No data	Data word 3

Figure 12-13 Example of an FPM Transfer

Tecnologia

- EDO (*Extended Data Output*)
 - Ano de 1994/1995.
 - Tempos de acesso: 70, 60 ou 50 ns.
 - É cerca de 20% a 30% mais rápida que a memória FPM.
 - Frequência máxima do bus: 66, 75 ou 83 MHz.
 - Bus de dados: 32 ou 64 bits.
 - Encontrada em módulos SIMM de 72 contactos e em módulos DIMM de 168 vias.
 - Usada em alguns 486 e Pentiums.

Tecnologia

- EDO (*Extended Data Output*)
 - Funciona de uma forma muito semelhante à DRAM FPM
 - Além de ser mantido o modo de acesso rápido das memórias FPM, foram feitas algumas modificações para permitir que um acesso a dados possa ser iniciado antes que o anterior termine, permitindo aumentar significativamente a velocidade dos acessos. Este tipo de memória foi fabricado em velocidades de 50, 60 e 70 ns, conseguindo ser 25% mais rápidas que as FPM

Tecnologia

- EDO (*Extended Data Output*)
 - No entanto, um acesso aos dados pode ser iniciado antes que o anterior termine, permitindo aumentar perceptivelmente a velocidade dos acessos.
 - Quando o pedaço de informação é encontrado, em vez de desactivar a coluna e desligar o *buffer* de saída, a memória EDO mantém o *buffer* de dados de saída ligado até que o acesso à próxima coluna ou o próximo ciclo de leitura comece.

Tecnologia

- EDO (*Extended Data Output*)
 - Basicamente, neste tipo de memória dois ciclos de acesso são parcialmente sobrepostos, começando o seguinte pouco antes do anterior terminar. Isto permite que o controlador da memória possa poupar aproximadamente um ciclo de relógio entre dois acessos consecutivos.

EDO - Extended Data-Out

The memory access time can be further shorted by having the processor present the column address for the next data element while the current data element is being returned on the data lines. This overlap of the DRAM returning a word of data while the processor is writing the column address for the next word is called Extended Data-Out (EDO). For data reads within the same page, EDO results in a savings of approximately 10 ns for each read. Figure 12-14 presents an example of EDO for a memory block of size four.

	<i>Time →</i>				
Address:	Row addr.	Column addr. 0	Column addr. 1	Column addr. 2	Column addr. 3
Data:	No data	No data	Data word 0	Data word 1	Data word 2
				Data word 3	

Figure 12-14 Example of an EDO Transfer

If the processor needs to fetch a sequence of four data words from memory, Burst EDO (BEDO) can further speed up the process by using the initial column address, and then using a counter to step through the next three addresses. This means that the processor would only be required to send the row address and column address once, then simply clock in the four sequential data words.

Tecnologia

- SDRAM (*Synchronous Dynamic RAM*)
 - Ano de 1996/1997.
 - Tempos de acesso: 10, 8 ou 7 ns.
 - É 10% mais rápida que as memória EDO.
 - Frequência do bus: 66MHz, 100MHz, 133MHz.
 - Os módulos SDRAM encontram-se em diferentes velocidades de forma a se poderem sincronizar com as velocidades de relógio do sistema em que serão utilizadas.
 - Ex: PC66 SDRAM, PC100 SDRAM, PC133 SDRAM.
 - Bus de dados: 64 bits.
 - Encontrada em módulos DIMM de 168 vias.
 - Usada em Pentiums II e III.

Tecnologia

- SDRAM (*Synchronous Dynamic RAM*)

As memórias FPM, EDO e BEDO são assíncronas, isto significa que elas trabalham em seu próprio ritmo, independentemente dos ciclos da placa mãe.

Isso explica por que memórias FPM que foram projectadas para funcionar em placas para processadores 386 ou 486 (clocks de 25 ou 33 MHz), funcionam sem problemas em placas para processadores Pentium, que funcionam a 66 MHz. Na verdade, as memórias continuam funcionando na mesma velocidade, o que muda são os tempos de espera que passam a ser mais altos. Assim, ao invés de responder a cada 2 ciclos da placa mãe, por exemplo, elas podem passar a responder a cada 4 ciclos. As memórias SDRAM por sua vez, são capazes de trabalhar sincronizadas com os ciclos da placa mãe, sem tempos de espera. Isto significa que a temporização de uma memória SDRAM é sempre de uma leitura por ciclo, independentemente da velocidade de barramento utilizada.

Tecnologia

- SDRAM (*Synchronous Dynamic RAM*)
 - *Interleaving*
 - Refere-se a um processo no qual a CPU alterna a comunicação entre dois ou mais bancos de memória, produzindo um fluxo contínuo de dados encurtando os ciclos de memória resultando em taxas de transferência mais rápidas.
 - De cada vez que a CPU endereça um banco de memória esse banco necessita de cerca de um ciclo de relógio para se preparar para o próximo acesso. Ao endereçar um outro banco de memória, enquanto o primeiro se encontra nesse processo, a CPU economiza tempo de processamento.

Tecnologia: *Interleaving*





Fig. 1: Memory structure




With PRIMEPOWER 650, 32 memory chips can be accessed in parallel.

Ordinary memory access




One cycle for reading out data from memory

Bank structured memory access




The timing is shifted to control the overlapping address input and data output paths, for reduced memory access times.



An: Row address specification
Bn: Column address specification
D : Data readout

Fig. 2: Comparison of ordinary memory access and interleaved memory access

Tecnologia: *Interleaving*



Tecnologia

- DDR SDRAM (*Double Data Rate Synchronous Dynamic RAM*)
 - Ano de 2000.
 - Tipo de memória SRAM que trabalha com transferências de duas vezes o ciclo de relógio.
 - Permite que a memória realize transacções em ambos os bordos (ascendente e descendente) do ciclo de relógio.
 - Frequência do bus em torno dos 200MHz.
 - Bus de dados: 64 bits.
 - Encontrada em módulos DIMM de 184 vias.

Tecnologia

- DDR SDRAM



FSB (MHz)	Designação I	Designação II	Frequência de funcionamento (MHz)	Largura de Banda (GB/s)
100	DDR200	PC1600	200	1,6
133	DDR266	PC2100	266	2,13
166	DDR333	PC2700	333	2,6
200	DDR400	PC3200	400	3,2
217	DDR433	PC3500	433	3,47
233	DDR466	PC3700	466	3,7
250	DDR500	PC4000	500	4
266	DDR533	PC4200	533	4,25

Tecnologia


- **DDRII SDRAM (*Double Data Rate 2 Synchronous Dynamic RAM*)**
 - Menor consumo de energia eléctrica
 - Menor custo de produção
 - Maior largura de banda de dados
 - Velocidades de funcionamento mais elevadas
 - Terminação de sinal de memória integrada no chip (*On-Die Termination* - Terminação no próprio chip) para evitar erros de transmissão do sinal reflectido
 - Bus de dados: 168 bits.
 - Encontrada em módulos DIMM de 240 vias.

Tecnologia

- DDR vs DDRII




Tecnologia




Tecnologia

- SDRAM
- DDR
- DDRII




Tecnologia




Tecnologia DDR DDR2 DDR3

- Um módulo DDR-400, por exemplo, funciona internamente a 200 MHz, mas oferece 400 MHz por trabalhar com duas operações por ciclo (2×200);
- Um pente DDR2-800, que também funciona internamente a 200 MHz, pode oferecer 800 MHz, já que faz uso de quatro operações por vez (4×200).
- Seguindo a mesma lógica, podemos tomar como exemplo um módulo DDR3-1600 que, assim como os anteriores, funciona internamente a 200 MHz, no entanto, por utilizar 8 operações por ciclo de clock, pode oferecer 1.600 MHz (8×200).

Tecnologia DDR DDR2 DDR3



Tecnologia DDR DDR2 DDR3



Tecnologia

Memória	Clock Real	Taxa de Transferência Máxima Teórica	Módulo de Memória
DDR200	100 MHz	1.600 MB/s	PC-1600
DDR266	133 MHz	2.133 MB/s	PC-2100
DDR333	166 MHz	2.666 MB/s	PC-2700
DDR400	200 MHz	3.200 MB/s	PC-3200
DDR2-400	200 MHz	3.200 MB/s	PC2-3200
DDR2-533	266 MHz	4.266 MB/s	PC2-4200
DDR2-667	333 MHz	5.333 MB/s	PC2-5300
DDR2-800	400 MHz	6.400 MB/s	PC2-6400
DDR2-1066	533 MHz	8.533 MB/s	PC2-8500
DDR3-800	400 MHz	6.400 MB/s	PC3-6400
DDR3-1066	533 MHz	8.500 MB/s	PC3-8500
DDR3-1333	666 MHz	10.666 MB/s	PC3-10600
DDR3-1600	800 MHz	12.800 MB/s	PC3-12800

Tecnologia


Abreviatura	Nome	Foto	Nº Pinos	Tamanho da palavra (bits)	Velocidade (MHz)	Tecnologia
DIP	Dual in-line Package		28, etc.	8		DRAM
SIMM	Single in-line memory module		30	8 e 9 (paridade)	25 a 33	FPM
			72	32 e 36(paridade)	25 a 33	FPM
DIMM	Dual in-line memory module		168	64	100 a 133	EDO ou SDRAM
			184	64	100 a 200	SDRAM
			240	64	266 a 800	DDR II
RIMM	Rambus InLine Memory Module		184	16, 32, 64	400 a 1333	RDRAM
SO-DIMM	Small Outline DIMM		72, 144	32, 64	266 a 533	SDRAM DDR II

Tecnologia

- DDR, DDRII e DDRIII

	DDR	DDR2	DDR3 ^{*1}
Data Rate	200 ~ 400 Mbps	400 ~ 800 Mbps	800 ~ 1600 Mbps ^{*2}
System Assumption	4slots(8loads)	2slot(4loads)	2slot(4loads) ^{*2}
Vdd/Vddq	2.5V ± 0.2V	1.8V ± 0.1V	1.5V ± 0.075V
Interface	SSTL_2	SSTL_18	SSTL_15
Package	66TSOP2 60 BGA	60 BGA for x4/x8 84 BGA for x16	78 BGA for x4/x8 96 BGA for x16
Source sync.	Bi-directional DQS (Single ended Default)	Bi-directional DQS (Single./Diff. Option)	Bi-directional DQS (Differential Default)
Burst Length	BL=2,4,8 (2bits Prefetch)	BL = 4, 8 (4bits Prefetch)	BL = 4, 8 (8bits Prefetch)
# of bank	4banks	512Mb : 4banks 1Gb : 8banks	512Mb/1Gb: 8 banks 2Gb/4Gb/8Gb: tbd
CL/tRCD/tRP	~15/15/15ns	~ 15/15/15 ns	~ 12/12/12 ns
Reset	No	No	Yes
ODT	No	Yes	Yes
Driver Calibration	No	Off-Chip Driver Calibration	Self calibration with ZQ Pin
Leveling	No	No	Yes

Tecnologia



- RDRAM (*Rambus* DRAM)
 - Ano de 1999.
 - Especificação de memória desenvolvida pela Rambus.
 - Permite que a memória realize transacções em ambos os bordos (ascendente e descendente) do ciclo de relógio.
 - Esta memória, síncrona, funciona a frequências de 250MHz, 300MHz na prática até 500Mhz, 600 MHz.
 - Bus de dados de 16 bits.
 - Encontrada em módulos RIMM.

Interface/Tipo de Encapsulamento

- A memória apresenta-se em diferentes formatos, correspondendo a cada um várias características de interligação com o sistema.
- No seu aspecto mais básico, a memória é um circuito integrado.
- Desde os primórdios das memórias de semi-condutores até aos inícios de 1990, a memória era manufacturada e instalada como chips unitários.



Interface/Tipo de Encapsulamento

- Cada chip era uma unidade separada, os PCs tinham então sockets livres nos quais podiam ser inseridos chips de memória adicionais.
- Inicialmente toda a memória existia neste formato, sendo (tipicamente) aplicada na motherboard como qualquer outro chip, o que dificultava bastante a sua evolução.

Interface/Tipo de Encapsulamento

- DIP (*Dual In-line Package*)

- Palavras de 8 bits.
- Tempos de acesso 150 a 120 ns.
- Usados em PCs XT, 286 e primeiros 386.
- Soldados na *motherboard* ou encaixados individualmente em *sockets* disponíveis.



- Desvantagens

- Dificuldades (ou mesmo impossibilidade) de *upgrades* de memória ou a substituição de módulos defeituosos.

Interface/Tipo de Encapsulamento

- SIPP (*Single In Line Pin Package*)
 - Constituído por circuitos integrados de memória DIP associados em conjunto e soldados numa placa com 30 terminais, este arranjo foi chamado de "módulo ou pente de memória" e não "Chip de memória".
 - As placas que incluem estes módulos de memória têm um sistema de encaixe melhorado, através de uma fila de pinos metálicos.
 - Esta forma de conexão era mais evoluída permitindo uma mais fácil substituição destes módulos.

Interface/Tipo de Encapsulamento

- SIPP (*Single In Line Pin Package*)
 - Ano de 1987.
 - Palavras de 8 bits.
 - Tempos de acesso de 120 a 100 ns.
 - Usados em 286 e nos primeiros 386.



Interface/Tipo de Encapsulamento

- SIMM's (*Single In-line Memory Module*)
 - Ano de 1992.
 - Constituem uma evolução relativamente aos SIPP, com um sistema melhorado de encaixe, em vez de pinos metálicos interligavam-se através de contactos que encaixavam num conector (*slot*) normalizado e muito funcional.
 - Existem módulos de 30 e 72 pinos (contactos).
 - A diferença entre os dois tipos de SIMM, além da aparência, é o modo como o processador pode escrever e ler informação.

Interface/Tipo de Encapsulamento

- SIMM's de 30 contactos
 - Palavras de 8 bits.
 - Capacidade dos módulos: 256 KB, 512 KB, 1MB, 2MB, 4MB, 8MB e 16 MB.
 - Tempos de acesso de 100 a 70 ns.
 - Usados em 386 e nos primeiros 486.




Interface/Tipo de Encapsulamento

- SIMM's de 72 contactos
 - Palavras de 32 bits.
 - Capacidade dos módulos: 4MB, 8MB, 16MB, 32MB, 64MB e 128 MB.
 - Tempos de acesso 80 a 50 ns.
 - Usado em 486, Pentium e nalguns Pentim II.



Interface/Tipo de Encapsulamento

- DIMM's (*Double In-line Memory Module*)
 - Ano de 1997.
 - Mais não são do que SIMM's que contêm uma dupla fila de módulos de memória, facilitando a interface e diminuindo o número de *slots* necessários. Este modelo difere também na largura de interface com o bus.




Interface/Tipo de Encapsulamento

- DIMM's (*Double Inline Memory Module*)
 - Palavras de 64 bits.
 - Capacidade dos módulos: 8MB, 16MB, 32MB, 64MB, 128MB e 256MB.
 - Tempos de acesso inferiores a 80ns.
 - Vários formatos de módulos DIMM: DIMM de 168 vias (84 contactos em cada lado), DIMM de 184 vias (92 contactos em cada lado) e DIMM de 240 vias (120 contactos de cada lado), é usado a partir dos processadores Pentium.


DIMM's (*Double Inline Memory Module*)

SDRAM DIMM – 168pin



DIMM's (*Double Inline Memory Module*)

DDR DIMM – 184pin




Key Features

- 133.35mm x 30.48 mm
- 184 pins
- 2.5V
- Registered/Unbuffered
- x 64 / x 72
- MO-206


DIMM's (*Double Inline Memory Module*)

DDR2 Mini-DIMM – 244pin



DIMM's (*Double Inline Memory Module*)

DDR2 VLP-DIMM – 240pin




Key Features

- 133.35mm x 17.9mm
- 240 pins
- 1.8V / 1.5V
- Registered
- x72
- MO-237


DIMM's (*Double Inline Memory Module*)

DDR2 DIMM – 240pin



DIMM's (*Double Inline Memory Module*)

DDR3 DIMM – 240pin



Key Features

- 133.35mm x 30mm
- 240 pins
- 1.5V / 1.35V (LRDIMM)
- Registered/Unbuffered
- x 64 / x 72
- MO-269

Interface/Tipo de Encapsulamento


- **SO-DIMM (*Small Outline DIMM*)**
 - É um DIMM fisicamente mais pequeno, destinado a ser usado em computadores portáteis.

Interface/Tipo de Encapsulamento

- **SO-DIMM (*Small Outline DIMM*)**
 - É um DIMM fisicamente mais pequeno, destinado a ser usado em computadores portáteis.


SO-DIMM (*Small Outline DIMM*)

SDRAM SODIMM – 144pin




SO-DIMM (*Small Outline DIMM*)

DDR SODIMM – 200pin



SO-DIMM (*Small Outline DIMM*)

DDR2 SODIMM – 200pin



SO-DIMM (*Small Outline DIMM*)

DDR3 SODIMM – 204pin

